這兩組可以規劃成
- 同時運作
- 獨立運作
- 同步運作
12bit 解析度, 2MHz sampling rate
輸入端可以選擇
- sigle ended
- differential
是 pipeline ADC
pipeline 的設計,把 ADC 的動作,分成很多獨立的 stage,
當第一個stage 完成,把結果交給下一個 stage 後,他就可以繼續下一個 adc 動作,
不用等待每個stage 都作玩。
這樣的設計,可以得到高 sampling rate。
ADC 可以由軟體觸發,或是經由其他的週邊裝置觸發,
ADC 將結果放在 4 個 result register 中的一個,供後續的動作使用。
所以可以利用 DMA 自動將 result 搬移到 memory。
沒有留言:
張貼留言