DDR Clock

iMX51 好像boot rom code 就包含 setup clk。 所以在 boot code 中都沒有看到設定 (只有讀出來)。 有關 DDR clk 的設定，在 FreeScale Forume 有提到： User Manual Section: 7.3.3.6 CCM Bus Clock Divider Register. 其中

• bit 30 : Select for DDR main clock
• bit29-27 : Divider for DDR podf

這兩項 field 的說明有提到 變更這兩項後， ddr clk 的狀態會 update 到 CCM Divider Handshake In-Process Register 對應的 bit

• bit 8 : ddr src select mux is budy
• bit 7 : ddr_podf_busy

這幾個 busy bit 是 0 代表轉換完成。